Phase Locked Loop/Clocked Circuits
Vortragende/r (Mitwirkende/r) |
|
---|---|
Nummer | 0000000205 |
Art | |
Umfang | 3 SWS |
Semester | Wintersemester 2023/24 |
Unterrichtssprache | Englisch |
Stellung in Studienplänen | Siehe TUMonline |
Termine | Siehe TUMonline |
Teilnahmekriterien
Beschreibung
a) Prinzip der getakteten Schaltungen
b) Frequenz- und Zeitbereich
c) Klassen von Oszillatoren
d) Takterzeugung
e) Taktmultiplikation
f) PLL
i. Modellierung von Übertragungsfunktionen
ii. Rauschanalyse
iii. Systembetrachtungen
iv. Digital und analog
v. Ganzzahliger Teiler & gebrochener Teiler
g) Phasenkontrolle
i. DLL
ii. Interpolatoren
Inhaltliche Voraussetzungen
Solid-State and Semiconductor Device Physics, Analog and Mixed-Signal Electronics
Lehr- und Lernmethoden
Nach erfolgreichem Abschluss des Moduls sind die Studierenden in der Lage, die Konzepte und Strukturen von PLL und getakteten Schaltungen zu verstehen. Die Studierenden haben einen Einblick in die typischen Nicht-Idealitäten solcher Schaltungen. Die Studierenden sind in der Lage, grundlegende Wechselwirkungen zwischen Schaltungsspezifikationen und der Dimensionierung und Struktur der Schaltung zu beschreiben.
Empfohlene Literatur
neu