Messtechnik an der Leading Edge

Benjamin Krüger, Keysight Technologies, Boeblingen , Dienstag 30.04.24 um 16 Uhr

Abstract:

Messen an der führenden Kante: eine Einführung in Hochgeschwindigkeits-Arbiträrwellenformgeneratoren, ihre Verwendung bei der Entwicklung der schnellsten Kommunikationssysteme von heute und ein Überblick über die Herausforderungen beim Messen an physikalischen Grenzen.

CMOS-Mikroelektroden-Arrays für die Aufzeichnung und Stimulation von Nervengewebe mit hoher räumlicher und zeitlicher Auflösung: Ein aktueller Überblick

Roland Thewes, TU Berlin, Chair of Sensor and Actuator Systems , Dienstag 16.04.24 um 16 Uhr

Abstract:

Ex-vivo-Mikroelektroden-Arrays (MEAs) sind zu einem technischen Standardwerkzeug geworden, um Nervensignale aus dem Nervengewebe aufzuzeichnen und das Gewebe zu stimulieren. Die MEA-Technologie hatte vor Jahrzehnten mit passiven Geräten begonnen - d.h. mit Chips, die nur die Sensorstellen an Bord hatten -, aber die Forderung nach einer weitaus höheren räumlichen und zeitlichen Auflösung hat in den letzten zwei Jahrzehnten zu aktiven CMOS-basierten MEAs geführt.  Ein gewisser Teil dieser Ansätze ist seit Mitte des letzten Jahrzehnts auch kommerziell verfügbar.
In diesem Vortrag werden wir extrazelluläre, d.h. nicht-invasive Aufzeichnungs- und Stimulationstechniken, verschiedene Design-Philosophien von CMOS-MEAs mit hoher Dichte und CMOS-Integrationsfragen in Bezug auf die Schnittstellenmaterialien betrachten. Aspekte des Schaltkreis- und Systemdesigns werden diskutiert, wobei der Schwerpunkt auf Fragen des Signal-Rausch-Verhältnisses liegt.

RRAM - die eNVM-Technologie der Zukunft

Thomas Kern, Infineon , Dienstag 20.02.24 um 16 Uhr

Abstract:

Mit dem Wechsel zu hochentwickelten CMOS-Technologien endete die Integration zuverlässiger und robuster NVM-Technologien (Floating Gate und Charge Trapping). Dies war der Startschuss für neu entstehende Technologien, von denen RRAM, MRAM und PCRAM bis heute am weitesten ausgereift sind. Unter diesen Technologien ist RRAM die attraktivste, wenn man die Herstellungskosten, die Marktakzeptanz (Strahlungshärte und magnetische Immunität) und die Verfügbarkeit in den Gießereien betrachtet. In diesem Vortrag werden die Eigenschaften von RRAM-Zellen und die damit verbundenen Herausforderungen vorgestellt. Als Beispiel werden Designlösungen für Datenspeicher für Automobilanwendungen erläutert. Neuromorphes Rechnen mit RRAM wird ebenfalls kurz diskutiert. Der Vortrag wird mit einer Zusammenfassung und einem Ausblick auf die Zukunft von RRAM abgeschlossen.

Full-Stack Platform Empowering the Development of High-Performance Acoustic MEMS Systems.

Dr. Tingzhong Xu, Silicon Austria Labs, Villach , Dienstag 09.01.24 um 16 Uhr

Abstract:

Diese Vorlesung basiert auf den Grundlagen von PMUT und stellt das Design, die Herstellung und die Charakterisierung von akustischen MEMS-Bauteilen sowie die Full-Stack-Modellierungsplattform einschließlich der analogen Front-End-Schaltungen vor. Außerdem wird auf typische Entwicklungsfälle eingegangen und der Status und die Zukunftsaussichten von akustischen MEMS-Bauteilen erforscht.

Three decades of arc-free reproducible CDM-like ESD testing from VF-TLP to CC-TLP

Dr.-Ing. Horst Gieser, Fraunhofer-Institut EMFT , Dienstag 28.11.23 um 16 Uhr

Abstract:

Das Modell der geladenen Bauelemente (Charged Device Model CDM) stellt die heutige Realität des elektrostatischen Risikos bei der hochautomatisierten Montage, Prüfung und Heterointegration mikroelektronischer Schaltungen dar. Es bestand kein Zweifel an den Fehlersignaturen vor allem in Gate-Oxiden hinter dem Schutz, zwischen Versorgungsnetzen oder in Ladungspumpen und an der Notwendigkeit, deren Robustheit zu testen. Vor etwa 30 Jahren begann die Diskussion darüber, wie Entladungsereignisse mit ps- und Sub-Nanosekunden-Dauer mit hoher Zuverlässigkeit und Reproduzierbarkeit erzeugt und erfasst werden können, und bei der ESD Association und JEDEC wurden Standards entwickelt. Dennoch wurde die Reproduzierbarkeit zwischen verschiedenen Testsystemen, selbst am gleichen Teststandort, und sogar die Wiederholbarkeit innerhalb eines einzelnen Systems zu einem ressourcenaufwendigen Albtraum. Grund dafür waren die Konstruktionen der Testsysteme, die unzureichende Metrologie für True-ps-Transienten und nicht zuletzt die Variabilität des Schaltfunkens der Luftentladung.  Deshalb hat ein europäisches Team die erste lichtbogenfreie Methode mit nur einem einzigen Pin im Entladungspfad entwickelt - das Capacitively Coupled Transmission Line Pulsing cc-TLP. Ein aus der Ferne erzeugter Impuls mit ps-Anstiegszeit wird über eine einzige kurze Kontaktnadel in die Kapazität eines ICs in einem Gehäuse, auf einem Wafer oder sogar als nackter Chip injiziert. Wenige mm kurz bedeutet niedrig-induktiv. Die Kontaktgeometrie reicht von der Zinnkugelgröße bis hinunter zu Padgrößen von etwa 10 µm mit der Option für weniger. Die Wiederholbarkeit wird von mehr als 20 % des Luft-CDM auf weniger als 3 % verbessert, selbst bei sehr niedrigen Spannungen von weniger als 10 V, die für einstellige nm-Technologien und die Heterointergation von Chiplets in Multichip-Modulen entscheidend sind. Nach zahlreichen Veröffentlichungen von Korrelationsdaten und Testaufbauten, die bei wichtigen Interessengruppen im Einsatz sind, hat es die cc-TLP-Methode im Jahr 2022 endlich in ein Standarddokument der ESD Association geschafft. Der Vortrag gibt einen Überblick über eine jahrelange Reise, die sicherlich noch nicht am Ziel ist.

mmW PCB design – Another dimension and challenge to IC design

Dr. Holger Kuhnert, System Application Architect, NXP Semiconductors , Dienstag 14.11.23 um 16 Uhr

Abstract:

Die Beherrschung des mmW-Leiterplattendesigns ist eine Grundlagentechnologie, die die Entwicklung von Radarsensormodulen für Kraftfahrzeuge erleichtert. Diese Sensormodule sind das Herzstück von Fahrerassistenzsystemen für Fahrzeuge. In diesem Vortrag wird ein hochmoderner FMCW-Radarsensor in seine Hauptbausteine zerlegt und die Herausforderungen beim Design der mmW-Leiterplatte erörtert.

Self-sensing of piezoelectrically driven micropumps: theory and technology

Dr. Martin Richter, Fraunhofer-Institut EMFT, München, Dienstag 31.10.23 um 16 Uhr

keine Beschreibung

Organ-on-a-chip Technologies: in vitro veritas?

Prof. Peter Ertl, TU Wien, Dienstag 25.07.23 um 16 Uhr

Organ-on-a-Chip-Systeme enthalten lebende menschliche Zellkulturen, die in einer dynamischen Mikroumgebung unter kontrollierten physiologischen Bedingungen gezüchtet werden. Diese mikrophysiologischen Systeme ermöglichen die biologische, chemische und physikalische Manipulation und Analyse von organotypischen Strukturen.   Die zuverlässige Etablierung menschlicher Gewebestrukturen auf einer gemeinsamen Chip-Plattform hat das Potenzial gezeigt, Tierversuche in der Grundlagen- und angewandten Forschung sowie bei industriellen Qualitätskontrollmaßnahmen zu reduzieren und zu ersetzen. Darüber hinaus werden Organ-on-a-Chip-Systeme zur Etablierung von personalisierten Krankheitsmodellen eingesetzt mit dem Ziel, klinisch relevante Informationen aus patienteneigenen Zellen für gezielte Therapieoptionen bereitzustellen. In diesem Vortrag werden der aktuelle Stand der Technik und ausgewählte Anwendungen von Organ-on-a-Chip-Systemen in der Präzisionsmedizin vorgestellt.

ASIC Entwicklung der Fa. Heidenhain im Geschäftsbereich Messgeräte

Mr Schindler from Haidenhain Hochschulbetreuung 18.7.2023. 16:00

Keine Beschreibung

Anwendung für Wicked (Analog-Design-OptimierungsSoftware)

Aravid Radhakrishnan Nair Dienstag 20.06.23 um 16 Uhr

Beschreibung demnächst verfügbar

Beschreibung demnächst verfügbar

Peter Schreivogel Dienstag 06.06.23 um 16 Uhr

Beschreibung demnächst verfügbar

Robuster Ultra Low Power Hibernation Modus & 28nm Embedded RRAM für Verbraucher- und Industrieprodukte: Design und Zuverlässigkeit

Christoph Saas & Jan Otterstedt Dienstag 23.05.23 um 16:00

Beide sind Themen aus dem Smarcard Bereich

Integrationstechnologien für Sensoren und ICs auf flexiblen Foliensubstraten

Landesberger Christof Dienstag 15.11.22 um 17:00

Es werden Technologien für die Montage und Verbindung von nackten ICs auf flexiblen Foliensubstraten erläutert. Ergebnisse früherer Forschungsarbeiten an der Fraunhofer EMFT zur mechanischen Stabilität von ultradünnen Siliziumchips (bis zu 12 µm Dicke) auf Polyimid-Foliensubstraten werden gezeigt. Einige Anwendungsbeispiele für dünne und flexible Elektronik werden ebenfalls vorgestellt.

Trends und Herausfordungen von fortgeschrittenen CMOS Technologien für Analog und Hochfrequenz Anwendungen

Peter Baumgartner Dienstag 17.1.23 um 17:00

Die fortscheitende Miniaturisierung von CMOS Technologien wird durch eine Vielzahl von Bauelement und Prozessinnovationen ermöglicht (z.B. Finfet Transistoren). Treibende Kraft dafür sind digitale Anwendungen.

In diesem Vortrag werden Vorteile und Herausforderungen dieser CMOS Technologien für Analog, Hochfrequenz und mmW Anwendungen betrachtet.

Präzisionsmessungen in der neuen Generation von Energieumwandlungssystemen mit hoher Leistung

Misha Ivanov Dienstag 31.1.23 um 17:00

Die Energiewende ist in unserer Gesellschaft in vollem Gange, und wir verwenden in vielen Bereichen unseres Lebens zunehmend Hochspannungs- und Hochstromwandlersysteme.  Die Generatoren für erneuerbare Energien, Elektrofahrzeuge und ihre Ladegeräte, Motorantriebe und ähnliche Geräte verarbeiten routinemäßig Spannungen zwischen 800 V und 2000 V und Ströme bis zu 1000 A.  Um die hohe Effizienz und Sicherheit dieser Geräte zu gewährleisten, müssen die Spannungen und Ströme in vielerlei Hinsicht sehr genau gemessen werden: zur Steuerung der Schaltvorgänge von Leistungs-SiC-, GaN- oder IGBT-Transistoren, zur präzisen Messung des Ladezustands der Batterie oder zur Abrechnung und zur Erkennung kleinster Isolationsfehler, die den Benutzer gefährden könnten.   Wir werden die Präzisionssensoren, Verstärker und ADCs besprechen, die benötigt werden, um die benötigten hohen Ströme und hohen Spannungen genau und ohne Verluste zu messen.

Einführung in schaltende DC/DC-Wandler, Herausforderungen und Möglichkeiten beim Entwurf

Puneet Sareen Dienstag 14.2.23 um 17:00

DC-DC-Wandler sind ein wesentlicher Bestandteil der Leistungselektronik. Ihre spannungsändernden Fähigkeiten werden für Leistungsumwandlungsanwendungen genutzt. Da die Nachfrage nach verschiedenen Ausgangsspannungsniveaus zunimmt, steigt auch die Nachfrage nach neuen Wandlertopologien, die diesen Anforderungen in Bezug auf Leistung und Umwandlungseffizienz gerecht werden können. DC/DC-Wandler werden häufig eingesetzt, um effizient eine geregelte Spannung von einer Quelle, die gut geregelt sein kann oder auch nicht, zu einer Last, die konstant sein kann oder auch nicht, zu erzeugen. Ein DC/DC-Wandler im Schaltbetrieb speichert die Eingangsenergie periodisch und gibt sie dann bei einer anderen Spannung wieder an den Ausgang ab. Die Speicherung kann entweder in einer Magnetfeldkomponente wie einer Spule oder einem Transformator oder in einer elektrischen Feldkomponente wie einem Kondensator erfolgen. Die Ausgangsspannung kann auch niedriger oder höher als die Eingangsspannung sein. Diese Vorlesung gibt eine kurze Einführung in DC-DC-Wandler, gängige Topologien, diskutiert wichtige Parameter und Anwendungen von DC-DC-Wandlern, Herausforderungen bei der Konstruktion, Kompromisse bei der Leistung und Konstruktionstricks.

Analoge Front-End-Schnittstellen für MEMS-Sensoren

Francesco Diazzi Dienstag 14.03.23 um 17:00

Modellierung und Entwurf einer Schnittstellenschaltung für hybride Energyharvester

Ankesh Jain - Dienstag 7.6.22 um 17:00

In dieser Arbeit wird die Modellierung eines hybriden Energiegewinnungsgeräts mit piezoelektrischen und elektromagnetischen Wandlern auf Systemebene vorgestellt, um dessen Ausgangsleistung zu optimieren. Die entworfenen Schaltungen werden für CMOS 180 nm Prozesse simuliert und die Spitzenverbesserung, die mit der vorgeschlagenen Technik erzielt wird, beträgt mehr als das 1,3-fache der kombinierten Leistung, wenn sie einzeln harvestet wird.

CMOS Integrierte Sensoren und Sensor-Interfaces

Matthias Völker - Dienstag 21.06.22 um 17:00

Einführung in die Arbeit der Abteilung für integrierte Sensorsysteme am Fraunhofer IIS, Erlangen. Das Spektrum reicht von CMOS-integrierten Sensorelementen über Sensor-Interface-Schaltungen und wichtigen Bausteinen bis hin zu kompletten Sensorsystemen auf einem einzigen Chip.

Innovation im Bereicht ESD und deren Bedeutung für integrierte Schaltungen

Harald Gossner - Dienstag 5.7.22 um 17:00

ESD gewinnt immer an Bedeutung, da die Prozessknoten immer kleiner werden. In diesem Vortrag werden neue Entwicklungen und deren Bedeutung vorgestellt.

Presentation Bosch Sensortec

Andreas Täuber - Mittwoch 13.07.2022 um 17:00

Abstract wird nachgereicht.

Entwurf eines Hochgeschwindigkeits-CTDSM

Ankesh Jain - Dienstag 19.7.22 um 17:00

Zeitkontinuierliche Delta-Sigma-Modulatoren auf der Basis von 1-Bit-Quantisierern mit FIR-Rückkopplung vereinen die Vorteile von Ein-Bit- und Mehr-Bit-Betrieb. Wir zeigen, dass die Verwendung einer solchen Schnittstelle die Ausgangsdaten des Modulators effektiv randomisiert und den Hochfrequenzanteil reduziert, wodurch die Bandbreitenanforderungen an die Testausrüstung verringert werden. Außerdem wird die Beeinträchtigung der Modulatorleistung durch Gehäuse-Durchführungseffekte verringert.  Experimentelle Ergebnisse von einem Testchip in 90nm CMOS zeigen, dass die vorgeschlagene Schnittstelle die obere Abtastfrequenzgrenze eines bestehenden Ein-Bit-CTDSM von 3,6 GHz auf 4,4 GHz erweitert.

Charakterisierung eines Hochgeschwindigkeits-CTDSM

Ankesh Jain - Mittwoch 27.7.22 um 17:00

Zeitkontinuierliche Delta-Sigma-Modulatoren auf der Basis von 1-Bit-Quantisierern mit FIR-Rückkopplung vereinen die Vorteile von Ein-Bit- und Mehr-Bit-Betrieb. Wir zeigen, dass die Verwendung einer solchen Schnittstelle die Ausgangsdaten des Modulators effektiv randomisiert und den Hochfrequenzanteil reduziert, wodurch die Bandbreitenanforderungen an die Testausrüstung verringert werden. Außerdem wird die Beeinträchtigung der Modulatorleistung durch Gehäuse-Durchführungseffekte verringert.  Experimentelle Ergebnisse von einem Testchip in 90nm CMOS zeigen, dass die vorgeschlagene Schnittstelle die obere Abtastfrequenzgrenze eines bestehenden Ein-Bit-CTDSM von 3,6 GHz auf 4,4 GHz erweitert.