Vorträge von Gastwissentschaftler und Experten

Modellierung und Entwurf einer Schnittstellenschaltung für hybride Energyharvester

Ankesh Jain - Dienstag 7.6.22 um 17:00

In dieser Arbeit wird die Modellierung eines hybriden Energiegewinnungsgeräts mit piezoelektrischen und elektromagnetischen Wandlern auf Systemebene vorgestellt, um dessen Ausgangsleistung zu optimieren. Die entworfenen Schaltungen werden für CMOS 180 nm Prozesse simuliert und die Spitzenverbesserung, die mit der vorgeschlagenen Technik erzielt wird, beträgt mehr als das 1,3-fache der kombinierten Leistung, wenn sie einzeln harvestet wird.

 

CMOS Integrierte Sensoren und Sensor-Interfaces

Matthias Völker - Dienstag 21.06.22 um 17:00

Einführung in die Arbeit der Abteilung für integrierte Sensorsysteme am Fraunhofer IIS, Erlangen. Das Spektrum reicht von CMOS-integrierten Sensorelementen über Sensor-Interface-Schaltungen und wichtigen Bausteinen bis hin zu kompletten Sensorsystemen auf einem einzigen Chip.

 

Innovation im Bereicht ESD und deren Bedeutung für integrierte Schaltungen

Harald Gossner - Dienstag 5.7.22 um 17:00

ESD gewinnt immer an Bedeutung, da die Prozessknoten immer kleiner werden. In diesem Vortrag werden neue Entwicklungen und deren Bedeutung vorgestellt.

 

Entwurf eines Hochgeschwindigkeits-CTDSM

Ankesh Jain - Dienstag 19.7.22 um 17:00

Zeitkontinuierliche Delta-Sigma-Modulatoren auf der Basis von 1-Bit-Quantisierern mit FIR-Rückkopplung vereinen die Vorteile von Ein-Bit- und Mehr-Bit-Betrieb. Wir zeigen, dass die Verwendung einer solchen Schnittstelle die Ausgangsdaten des Modulators effektiv randomisiert und den Hochfrequenzanteil reduziert, wodurch die Bandbreitenanforderungen an die Testausrüstung verringert werden. Außerdem wird die Beeinträchtigung der Modulatorleistung durch Gehäuse-Durchführungseffekte verringert.  Experimentelle Ergebnisse von einem Testchip in 90nm CMOS zeigen, dass die vorgeschlagene Schnittstelle die obere Abtastfrequenzgrenze eines bestehenden Ein-Bit-CTDSM von 3,6 GHz auf 4,4 GHz erweitert.

 

Charakterisierung eines Hochgeschwindigkeits-CTDSM

Ankesh Jain - Mittwoch 27.7.22 um 17:00

Zeitkontinuierliche Delta-Sigma-Modulatoren auf der Basis von 1-Bit-Quantisierern mit FIR-Rückkopplung vereinen die Vorteile von Ein-Bit- und Mehr-Bit-Betrieb. Wir zeigen, dass die Verwendung einer solchen Schnittstelle die Ausgangsdaten des Modulators effektiv randomisiert und den Hochfrequenzanteil reduziert, wodurch die Bandbreitenanforderungen an die Testausrüstung verringert werden. Außerdem wird die Beeinträchtigung der Modulatorleistung durch Gehäuse-Durchführungseffekte verringert.  Experimentelle Ergebnisse von einem Testchip in 90nm CMOS zeigen, dass die vorgeschlagene Schnittstelle die obere Abtastfrequenzgrenze eines bestehenden Ein-Bit-CTDSM von 3,6 GHz auf 4,4 GHz erweitert.