Das Bayerisches Chip Design Center (BCDC) ist ein Gemeinschaftsprojekt von drei Fraunhofer Instituten (AISEC, EMFT und IIS) sowie fünf Universitäten und Hochschulen (FAU, HM, OTH, THN und TUM). Das Forschungsprojekt wird vom Bayerischen Staatsministerium für Wirtschaft, Landesentwicklung und Energie gefördert. Ziel ist es, die Abhängigkeit von ausländischen Halbleiterunternehmen zu verringern, indem die lokale Chip Entwicklung, Produktion und Talentförderung unterstützt wird.

An der TUM arbeiten mehrere Lehrstühle (AI-Pro, CAPS, EDA, LIS, LSE, MNT, MSA und SEC) gemeinsam am Design eines RISC-V-basierten Chiplet-Demonstrators für Hochleistungsrechnen.

Der Lehrstuhl für Mikro- und Nanosystemtechnik (MNT) entwickelt dabei den Interposer für die Hochgeschwindigkeitsverbindung zwischen den Chiplets sowie die Leiterplatte (PCB) zum Testen des Systems. Darüber hinaus besteht das Ziel, ein RF-Chiplet für eine drahtlose Höchstgeschwindigkeit Kommunikation zwischen Chiplets oder Systemen zu entwickeln. Als Referenz für die drahtlose Schnittstelle wird der neue IEEE-802.15.3d Standard für Sub-THz 6G Kommunikation gewählt, um Interoperabilität mit anderen unterstützenden Geräten zu gewährleisten.