



Opportunities  
for Talents

Lehrstuhl für Schaltungsentwurf  
Fakultät für Elektrotechnik und Informationstechnik  
Technische Universität München



## Oversampling PLL

Masterarbeit

### **Motivation:**

Das Phasenrauschen in PLLs wird sehr oft vom Oszillator (VCO) dominiert. Um den Einfluss dieses Rauschens zu reduzieren, wird eine hohe Bandbreite benötigt. Die PLL-Bandbreite wird sehr oft durch den Referenztakt begrenzt.

Es gibt Ideen, die Bandbreite zu erhöhen, indem die PFD-Aktualisierung mit dem VCO-Takt verknüpft wird, anstatt mit dem Referenztakt, und somit in der Lage zu sein, die PLL-Bandbreite zu erhöhen. Das Funktionsprinzip dieser Oversampling genannten Technik soll modelliert und verstanden werden.

Diese Idee soll aufgrund dieser Modellierung möglichst optimal umgesetzt werden und ein Beispiel innerhalb einer Design umgebung für integrierte Schaltungen (Cadence) entwickelt werden.

### **Wie sieht die Arbeit aus?**

- Aufbau des Verständnisses von einer Phasenregelschleife
- Modellierung von subsampling PLL
- Schaltungsentwurf
- Eventuell Layout

### **Was sind gute Voraussetzungen für den Beginn dieser Arbeit?**

- Grundkenntnisse in Fourier transformation
- Grundkenntnisse Schaltungsentwurf
- Interesse an Schaltungsentwicklung und Modellierung dieser

Interesse geweckt?

→ Kontakt:

Markus Dietl,  
markus3.dietl@tum.de  
Room N5309